工作职责:
1.负责组内负责产品及工艺Layer的项目进度安排,推进重点项目顺利展开。
2.个人负责部分制程工艺调试和工艺维护,提升机台蚀刻CpK工艺管控能力。
3.分析和查找产品或机台异常的原因并对应解决。
4.Co-work with PIE check & improve product process window。
5.协助主管进行组内人才梯度培训建设。
工作业绩:
1.参与了华虹无锡项目12英寸先进工艺生产线建线工作。主要参与了前期建线所需化学品及特气规格定案,完成相关用量预估和供应商评估;干法刻蚀设备选型工艺能力评估。
2.负责完成55nm逻辑/CIS产品和90nm Eflash/55-40nm NOR flash平台产品SP/SAB/CT工艺开发和Recipe tuning。
3.负责完成SGT/IGBT/SJ /DMOS等功率器件产品接触孔工艺开发和Recipe tuning。
4.根据公司规划陆续按进度完成20k/40k/56K/65k产能扩充Tool/Chamber qualify。
担任职位:工艺主任工程师(2016.05 - 2018.08)
工作职责:
1、 主要负责晶圆生产线90nm、0.13um、0.18um等产品的POLY/WSI GATE干刻、ETCH BACK工艺的日常维护及管理,异常问题处理;协助MOS trench工艺的日常维护。
2、 评估同类机台或新腔的工艺能力展开。
3、 通过SPC分析和查找机台Shift原因,跟踪产品良率;提升机台蚀刻CpK工艺管控能力。
4、 借用FA手段分析晶圆生产过程中产生的缺陷,以及成品失效的原因进行分析和改善。
5、 CD-SEM、膜厚仪、Step High量测Recipe set up,及日常量测的修正。
6、 编写并改进生产的操作规范、日常处理SOP;对产线员工进行机台操作的培训。
工作业绩:
1. 0.13um flash产品Poly Gate蚀刻Low yield case(产品报废达1200pcs左右)Root Cause调查及改善。经调查,确认为与DPS+ chamber内壁涂层偏薄露铝导致,后续制定针对Chamber PM Clean后表面涂层厚度监控量化标准,最终使得该Case得到解决。
2.完成DPS/DPS+同型号8个chamber的POLY/WSI GATE的工艺展开。
3.所负责工艺部分的Offline/Inline SPC items CpK达1.33以上100%,CpK达1.67以上90%。