北京

主要负责DPU IC研发和数字IC标准流程建立

· -负责IC标准化流程建立

· -负责FPGA的代码的把关和优化

· - DPU相关技术优化 RDMA

北京

主要负责RISC-V SOC的研发

· -负责MCU RTL设计验证

· -负责MCU集成设计和验证

· -负责FPGA 平台设计和SDK软件开发

· -芯片后端流程,芯片tapeout

北京

主要负责宽带微功率无线SOC芯片的研发

· -负责BB基带RTL设计验证

· -负责SOC 基带集成设计和验证

· -负责FPGA 平台设计和SDK软件开发

· -芯片后端流程跟踪直到芯片tapeout

深圳

主要职责是面向医学智能产品硬件软件研发,医学视频导航FPGA设计

· -基于视觉导航的医学双目精准定位系统

· -基于临床教学的智能传感器和VR/AR的虚实结合的医学教学手术平台

· -手术器械IMU 姿态传感器实现

· -智能硬件传感器

深圳

主要职责是无人机,机器人产品视觉FPGA设计及硬件研发

· 摄像头多路接入FPGA设计 (8路标清)

- ISP support AE

- 支持八路标清同时接入

- MIPI输出到GPU(NV tk1)

· 惯性视觉里程计(VIO)系统硬件设计(VSLAM)

· Pose estimation (R T output)

· Max Support 640x480@30hz

· Remap module (几何畸变矫正,rectification)

· 角点提取fast, harris

· 角点描述字生成descriptor

· Fast feature and harris score

· IMU support

· Xilinx FPGA implementation

北京

我的主要职责是视频相关产品研发,包括视频增强器,多传感器产品研发,采用xilinx zynq FPGA平台实现

· 视频增强器(video enhancer) (最大支持 1080p@60)

- 提高低照度(low light)视频的影像质量

- 提高极端天气雾天,雨天,沙尘暴等极端天气条件下的影像质量

- ISP (3d-NR,2d-filter) 设计,包括降噪滤波

- 支持HDMI标准输入和输出

- 多路传感器(multi-sensor)(aptina9p031) 输入

– 设计双摄像头remap模块(几何畸变矫,正极限约束)

· 采用FPGA xilinx zedboard/microzed(zynq7020) SOC platform

– tools used: vivado 2014.4 SDK 2014.4

北京创毅视讯 有限公司 北京

SOC 验证经理/VM 2011 Jan- 2013.3

我的主要职责是负责应用处理器(AP),手机电视CMMB的验证,包括团队建立。LTE算法的研发和设计

· 应用处理器 AP(application processor)–2年

- 使用 Cadence palladium(hardware emulator) 对真实应用场景做仿真包括操作系统引导,包括 boot mode/security boot/uboot(kernel, file system)/ play movie

– 视频后处理模块的设计和验证 (包括 视频解交织, NR/Hist/Scaler)

- IP 测试和验证 AES,DES

· CMMB 项目

– 负责整个芯片的验证工作

· LTE 项目

– architecture team , 负责 L2 ROHC 算法的优化及软硬件划分

中国科学院软件所开元信息有限公司 北京

我的主要职责是负责硬件外包服务(hardware outsourcing service)(松下半导体)。

我的工作包括硬件团队的组建,团队管理。项目包括数字电视相关芯片的设计和验证。包括无线通讯系统前端解调(DTV-FE),后端AV的模块验证和设计(DTV-BE)。

· FEC 模块验证和设计

· BCH decoder模块验证和设计

· Filter/FFT模块验证和设计

· DMA 控制器模块验证和设计

· DDR2 memory Arbiter/controller SystemC模块验证和设计

· Share pin design/auto 工具开发

· AC test pattern工具开发

北京公司 Beijing, China

主要负责验证产品线售前支持,客户项目验证支持,客户工具培训等相关事宜。验证产品线售前支持。

Beijing, CHINA

主要参与 CAM芯片 (conditional access module) 的研发. CAM卡主要用于数字电视的条件接收, 主要功能包括针对视频系统的解扰,解密

· Vera test bench creation.(use GNU make, Vera ,vcs , Perl)

· Descramble module Verification in CAM top

· Section filter module verification

项目主要是 COMIP (communication oriented multi-type information processor) 芯片的研发. 主要是应用于SCDMA/TDSCDMA.

· High-level test plan and simulation task (SOC system)

· Sub module level verification, function coverage and reference module coding including keyboard, LCD controller, PWM, DMAC (IP) module, and also sub-system verification.

· ARM, ETM ATPG test in SOC system, ARM, ETM JTAG debug

· Vera testbench creation(synopsys)

San Jose, CA, USA

网络流量监控分类相关产品研发, networks traffic monitor device(OC-48 POS monitor). PM is a POS traffic monitor/classification system. The system is specifically used to monitor and classify POS traffic from SONET as well as to send the traffic to downstream devices to do analyze.

· Take part in System architecture defines.

· Chip design leader of the search engine chip. The mainly function is do table lookup, searching, rule table extraction and table maintain.

· PKM test case list and verification with verification team

· Static timing analysis for RTL code, together with foundry

· System level verification and simulation

路由器产品研发,Developed the L2/L3 switch router 2.5G-wire speed switching capability 66M-packet/sec lookup capabilities 8 of 2.5Gpbs line cards supported. Parser to support layer and layer 3 and QOS, multicast, access control and scheduling in HW.

· Design leader of the PKM chip. Packet Master(PKM) is the central packet process unit, the core chip of the high-speed IP routing chip-set system. Coding and simulation and board test, CPU configuration tests.

· CIO DP (decision process), FP (forward processor), TP (transmit processor) module design modification and debug. CIO is the front end packet I/O execution unit. The chip performs packet receiving/transmitting and execute the decision from the packet processor.

· Test bench design. Architecture defines and code. In charge of the packet content, system handshaking data verification. Coding, simulation with system test.

· FPGA test. Chip debug with logic analyzer. In charge PKM chip test.

Developed SDH switch system. Support 256x256 STM-1 switch. It can also support low order TU3 and TU12 switch.

· In charge of the high-speed interface design. Can support 32xSTM16 signal.

· In charge of the 256x256 AU-4 across MUX design

· In charge of the CPU_IF design, register file design