工作描述:
HKMG器件开发:
➢ 42nm节点HKMG器件开发,达到器件性能提升(PolySiON→HKMG on/off性能提升>50%)
➢ 42nm节点HKMG device target proposal以及LDR,EDR,truth table, MTS等PDK文件订立
➢ 基于器件可靠性评估结果,完成42nm节点HKMG器件安全工作区设计,并且作为标准编写进
LDR文件
➢ 器件电性量测的TEG结构设计(包括MOS,Kelvin & sheet resistance,Junction,Cox, Cov& Cco等)
HKMG器件issue分析与解决:
➢ Charge pumping量测机理研究,应用于Si/HK界面态表征与分析,也同时应用于器件BTI退化
特性的分析
➢ SiGe沟道PMOS GIDL漏电机理研究,建立PMOS漏电与产品Vpp信号失效之间的相关性,并提
出解决方案,使GIDL漏电从250pA/um降至50pA/um
➢ Ring Oscillator延迟时间与器件电性之间的相关性研究(线性区电流占主导),分析器件的
AC特性

工作描述:
➢ 55nm & 47nm节点PolySiON工艺DRAM器件可靠性失效模型研究, 包括HCI, HEIP, NBTI, TDDB,
NCS
➢ 42nm节点HKMG工艺DRAM器件可靠性失效模型研究,包括PBTI,NBTI,Hysteresis, HCI,TDDB,
NCS
➢ 提出有效的器件可靠性解决方案,包括NBTI,HCI,HEIP和TDDB,解决实际工艺中存在的器件
可靠性失效问题
➢ 数模混合电路的可靠性仿真结果分析,根据电路的使用环境和条件,分析仿真结果的合理性,以
及为下一步器件性能提升或者器件选型指导方向
➢ 建立aging calculator寿命预测体系,用于指导产品burn in条件的选定,提高良品率
➢ 反熔丝单元结构设计, design rule验证,性能表征以及性能提升(blow成功率>90%)
➢ 新的TEG结构设计,包括源漏非对称器件(应用于实际产品,增大HCI margin >5x);栅极加
适当tab的器件(可显著增大HEIP margin)
工作成就
文章:
➢ Impact of Hydrogen Anneal on Peripheral PMOS NBTI and Array Transistor GIDL in DRAM.
2021 IEEE 14th International Conference on ASIC (ASICON). IEEE, 2021: 1-4. 1st Author:
Xiong Li, Excellent Student Paper Award
专利:
➢ US专利:ANTI-FUSE UNIT STRUCTURE AND ANTI-FUSE ARRAY公开号:WO/2021/203937
➢ CN专利:反熔丝存储单元,公开号:CN209785928U
➢ CN专利:反熔丝存储单元,公开号:CN211208446U
➢ CN专利:反熔丝存储单元,公开号:CN209785929U
➢ CN专利:反熔丝结构及其制作方法,公开号:CN112750835A
➢ CN专利:反熔丝结构及其制作方法,公开号:CN112420663A
公司荣誉:
➢ 获得CXMT 2021 第一届长鑫技术论坛一等奖第一名
➢ 获得合肥市 E 类集成电路高层次人才
➢ 获得CXMT 2021 年度闪耀之星
➢ 获得CXMT 2019 年度CEO 知识产权优秀个人奖