1、负责100G网关设备项目和产品部分FPGA逻辑架构的设计工作,同时负责项目中主要数据通路模块FPGA逻辑代码开发和相关高速/低速接口开发调试,以及软硬件联合调试工作,对项目中存在的问题提出解决方案并着手解决,负责项目及产品硬件原理图设计,包括硬件调试,带新人。
2、掌握Altera的FPGA开发流程,具有完整大规模项目实际经验,精通VHDL/Verilog硬件描述语言。有调试和时序优化经验,掌握Timequest时序分析工具,会添加时序约束。了解TCP/IP相关协议,具有Stratix V系列FPGA高速接口相关开发及调试经验、掌握10Gbase_r、10Gbase_kr、PCIE高速接口、Avalon_st、XGMII、sdram、SPI、IIC、串口等低速接口协议。熟练掌握Modelsim仿真验证、signaltap在线调试、Timequest时序分析、时序约束、区域逻辑锁定等。熟悉Cadence进行原理图设计和PCB布局布线。具有良好的项目开发及电路调试习惯,较强的阅读数据手册、文档编写总结能力。
3、参与研发"100G网关设备线卡板"项目,主要完成前期架构设计、数据通路、Tcam路由核心查找、相关功能模块FPGA开发工作,并完成调试。
4、负责网关设备“100G网关设备交换卡”项目,主要完成前期相关电路、部分架构设计、汇聚通路模块开发以及后期调试工作。
5、参与研发国家211项目“10*10G路由”项目,负责三速以太网开发及后级数据通路汇聚模块开发及调试。
6、负责100G网关设备整机联调2544测试工作。