工艺整合工程师-智乐聘猎头做单平台

首页做单必看出海招聘必看关于智乐聘

简历详情

更新时间：2025-02-28

****

                                        工艺整合工程师                                    
                                

                                {{ direction }}
                            

                                28岁
                                /
                                男                                /
                                未婚                                /
                                硕士                                /
                                5年经验
                            

                                电话：
                                13800138000

                                  
                                邮箱：
                                abcd@163.com

曾就职领域：半导体

目前居住地：深圳市

期望工作地：深圳市

目前年薪：35.00万元

期望年薪： 45.00万元

教育经历

工作经历

项目经历

教育经历

在校时间

2017-09 至 2020-06

专业

材料工程

就读学校

厦门大学统招硕士

在校时间

2012-09 至 2016-06

专业

无机非金属材料工程

就读学校

齐鲁工业大学统招本科

工作经历

任职时间

                                    2020-01-01 至 2025-01-01
                                
                                    职位名称职位名称
                                
任职公司

                                    任职公司任职公司
                                
任职描述

                                    任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任;

                                    职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职;

                                    描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述。

工作经历

任职时间

                                            2020-01-01 至 2025-01-01
                                        

                                            工艺整合工程师(研发)职级                                        
任职公司

                                            任职公司任职公司
                                        
任职描述
项目经历:
1.150nm PMIC project 开发主要成员,NTO2/NTO3 Product owner,主要负责Process优化(解决了Film damage/SiN Crack issue),Pirun plan/Lot
schedule/结合WAT资料进行inlineQC、CD target的制定等相关工作,全程参与transfer Fab量产交接工作等
2.40nm HV CMOS project 开发主要成员(PDK0.1开始),BEOL UxVx/UzVz/RDV/RDL loop owner,主要负责BEOL process tuning,WAT analysis,
Defect improve,Yield improve,BEOL issue control table等相关问题的汇总汇报
主要解决了(1)BEOL Copper scratch/Copper missing/Copping missing line 等相关defect issue (2).Via suffer open issue(3).BEOL WAT metal
Rs mismatch issue(4). BEOL EM qualification pass (5).TM corriosion issue (6).TV overhang issue 等相关内容,撰写发明专利8篇
3.RD处 OJT 新人培训项目负责人
主要对接新人培训,公司稽核等相关内容,指导三名新员工在6个月时间完成相关训练课程并成功转正

任职时间

                                            2020-01-01 至 2025-01-01
                                        

                                            CMP工艺工程师                                        
任职公司

                                            任职公司任职公司
                                        
任职描述
项目经历:相关制程loop owner,负责相关制程内容的优化、改善。主动提出用Post in Hold lot取代Ocap hold 功能,大大提高工作效率,减少值班
loading,建议被部门采纳并运用到多道制程。撰写国产PAD调研报告一篇,熟练recipe的优化,PCRB 报告撰写以及SRC\RRC等内容的签写