不同的应用会对ADC/DAC提出不同的性能要求,华为产品线的产品多样性客观上要求海思在技术布局上也要做到技术架构全面,随着工艺的演进,不同架构之间也会存在竞争态势,需要打破思维惯性,和研发一起客观上分析新技术趋势的机会和风险,通过参加行业会议如ISSCC,ESSCC,ASSCC等,了解ADI,TI等巨头的动态和技术方向,了解start up 公司的技术创新,对其价值进行判断,实时更新自身在业界的竞争力状态,确保研发的技术竞争力。
当芯片制程进入到FINFET时代后,器件模型的复杂导致后仿真时间比传统的平面工艺长了几倍,成为了部门研发周期的阻碍性因素,EDA巨头和海思有20多年的合作关系,但主流EDA产品的演进没有跟上客户的工艺演进,我当时把眼光放在了国内的供应商上面,带领17人的团队排除传统的思维惯性和偏见,组织了不同EDA产品间的benchmark(23个海思实际在研项目,国产EDA有13个是最优)通过数据有力的证明了国产工具的高效率,以此来更新公司的EDA组合,同时以此来驱动TOP3供应商的技术支持力度并增加其产品研发改进方面的动力, 多次受到模拟部部长的嘉奖。
2008.8-2014.9 模拟开发部研发工程师
2012-2014 从事华为手机模拟基带芯片中的ADC设计
技术规格: 16bit resolution 61.44MSPS continuous time sigma delta ADC
待机时间长是华为手机的卖点之一,因此对手机芯片的功耗有苛刻的要求,continuous time架构相比discrete time 在功耗方面有更大的优势,该ADC采用3阶4比特架构,SMIC 28nm工艺, 采用TOP DOWN流程设计,对于构成ADC各子模块电路的非理性特性诸如运放的有限带宽,热噪声进行了重点考虑,先在MATLAB中进行行为级建模和仿真,确定了噪声预算分配,运放的GBW等关键参数,然后再启动电路设计,一次MPW后,项目就量产了,面积和功耗都比竞品好,获得了客户颁发的金牌团队奖。
2008-2011 从事华为数据卡中模拟基带芯片中的ADC设计
技术规格: 16bit resolution 15.36MSPS discrete time sigma delta ADC
通信类的ADC因为其信号带宽比较宽,只能采用低OSR,为了保证对量化噪声的充分抑制,以及减小积分器中运放的GBW的要求,从系统设计角度考虑会采用多比特量化的架构来实现。该ADC采用3阶4比特架构,此外,为了保证信号传递函数是平坦的,调制器选取了反馈和前馈结合的混合架构来实现。项目选取了SMIC 40nm工艺, 采用TOP DOWN流程设计,先在MATLAB中进行行为级仿真,确定了运放的GBW等关键参数,然后再启动电路设计,一次MPW后,项目量产成功,是部门在通信类ADC方面的首次商业成功。