FPGA开发经理-智乐聘猎头做单平台

首页做单必看出海招聘必看关于智乐聘

简历详情

更新时间：2024-12-30

****

                                        FPGA开发经理                                    
                                

                                {{ direction }}
                            

                                33岁
                                /
                                男                                /
                                未婚                                /
                                硕士                                /
                                8年经验
                            

                                电话：
                                13800138000

                                  
                                邮箱：
                                abcd@163.com

曾就职领域：电子技术, 半导体, 集成电路

目前居住地：北京市

期望工作地：北京市

目前年薪：20.00万元

期望年薪： 30.00万元

教育经历

工作经历

项目经历

教育经历

在校时间

2014-09 至 2017-07

专业

光学工程

就读学校

北京理工大学其他硕士

在校时间

2010-09 至 2014-07

专业

电子科学与技术

就读学校

北京理工大学其他本科

工作经历

任职时间

                                    2020-01-01 至 2025-01-01
                                
                                    职位名称职位名称
                                
任职公司

                                    任职公司任职公司
                                
任职描述

                                    任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任;

                                    职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职;

                                    描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述任职描述。

工作经历

任职时间

                                            2020-01-01 至 2025-01-01
                                        
                                            FPGA工程师                                        
任职公司

                                            任职公司任职公司
                                        
任职描述

                                            国内上市公司  |  电子技术/半导体/集成电路  |  100-499人  |  IPO上市

生产制造电子设备汽车交通互联网汽车

显示面板行业领导者，国际化公司

汇报对象：科长以及部长 | 下属人数：0 | 所在地区：北京 | 所在部门：电路平台开发

工作职责和业绩：	

fpga开发：

主要负责图像处理算法的硬件化实现，包括算法分析与优化，设计fpga硬件化实现方案与整体架构，完成模块化分，编写verilog代码以及仿真，最终fpga实现demo演示。经历典型的项目包括瞳孔追踪(eye tracking)项目、局域动态背光调节(local dimming)项目、车载RGBW项目。

ic开发：针对ic开发的目的，实现视频图像处理算法以及显示屏幕驱动时序信号的产生，设计硬件化方案以及完成verilog代码设计，参与的ic开发项目包括display ip设计、低功耗充电ip设计，目前已经在流片过程中。