工作职责：
1.SOC芯片FPGA原型设计验证
项目描述：该芯片包含4核A53（工作频率高达1.5GHz），USB 2.0 OTG，USB3，DDR3，PCIE，1000M Ethernet x 4，SPI x 4，UART x 4，IIC x 4，SD，rapidio。
主要工作：
a)根据spec提取FPGA验证list；
b)修改ASIC 时钟，memory，DDR3接口；
c)搭建FPGA仿真环境；
d)搭建FPGA最小系统；
e)按测试要求对ASIC模块进行划分；
f)添加时序约束，综合，p&r；
g)跟踪FPGA测试问题。
2.新一代无线通信平台FPGA预研设计验证
项目描述：该项目使用两块FPGA板（XCZU9EG + XCVU9P）、一块AD/DA/射频板互联，32路高速204B总线，多路spi总线，时钟等。XCVU9P（数据板）用于8片ADC/DAC芯片的32路204B总线收发数据，并将AD采集的数据暂存于FPGA内部Ultra RAM中，通过10G 以太网跟另一块FPGA通讯。XCZU9EG（控制板，包含硬core A53*4）用于ADC/DAC芯片，射频芯片，时钟芯片的寄存器配置。并通过10G以太网与数据板连接，控制数据板的数据发送和采集，并通过串口将采集的数据发送到计算机做进一步的处理。
主要工作：
a)整个系统的rtl编写，仿真，调试，板级测试。
3.FPGA预研——CPRI接口
项目描述：。该项目实现将本公司私有的非3GPP标准的采样率信号转变为cpri接口信号以和rru相连接。
主要工作：
a)Cpri接口的rtl设计，仿真，板级测试。
4.基于FPGA的Chip2chip可行性验证
项目描述：随着ASIC的规模越来越大，一片最大的FPGA也不能容纳下整个设计资源，这就需要对待测设计进行分割，从而导致FPGA验证不能覆盖所有模块之间的相互配合调度，为了一次验证尽量多的设计，使用C2C把多块FPGA互联成一个系统。
主要工作：
a)C2C可行性验证，仿真，板级测试；
b)把C2C接口应用于soc系统，FPGA综合，板级测试。

1、跟据需要做验证的芯片制定验证方案；
2、跟据验证方案，选择合适的FPGA验证板，以及外围需要的硬件板，包含原理图和PCB的设计；
3、完成ASIC的verilog代码到FPGA代码的移植，包括FPGA仿真环境的建立以及FPGA综合和布局布线；
4、完成整个系统验证平台的调试，并协助设计人员完成ASIC代码的调试验证；
5、设计芯片应用DEMO原理图和PCB，并完成代码开发；
6、高速AD/DA芯片测试平台设计，基于FPGA内部资源selectIO，global clock，region clock，clock buf，iobuf，serdes等片上资源设计高速数据收发接口程序。

1.安全相关芯片开发（双界面智能卡和读卡器）
项目描述：基于ARM Cortex-M4内核的安全芯片，片上包含SPI x 6，UART x 2，IIC x 2,USB OTG,7816, 14443等通讯接口，支持支持SM2／SM3／SM4／SHA／RSA／DES等安全算法。
主要工作：
a)设计ASIC验证原型，修改ASIC的memory，clock，数模接口等，搭建FPGA验证平台；
b)部分模块（词条刷卡、spi）的验证工作，根据spec提取测试list 并完成验证；
c)FPGA仿真环境的搭建；FPGA仿真验证；
d)FPGA综合，时序约束和静态时序分析；
e)设计测试PCB。

2.高安全的身份识别及金融IC卡读写一体机
项目描述：高安全的身份识别及金融IC卡交易读写终端设备一体机。在一台终端上集成了接触式/非接触式金融IC卡读写操作、磁条卡读取、身份证识别读取、指纹识别、蓝牙、密码输入等功能；具有拆机自毁功能；支持SM2／SM3／SM4／SHA／RSA／DES等安全算法。
主要工作：
a）基于Cortex-M4软件开发，各个模块的驱动开发，工程集成；
b）方案设计，协助制定研发计划；
c）器件选型，原理图和PCB设计；
d）负责样机硬件的测试。

3.高速AD/DA芯片的FPGA验证环境开发
项目描述：高速DAC，10-bit，1.25GSPS；高速ADC，12-Bit, 200 MSPS。
主要工作：
a)选择合适的FPGA验证版，设计AD/DA芯片测试PCB设计；
b)FPGA与AD/DA接口程序寄存器、数据处理程序、寄存器配置SPI程序的设计，FPGA与计算机UART接口程序开发；
c)FPGA环境的仿真验证，约束综合。